基于Verilog的BCH(4148, 4096, 9)譯碼器

　　譯碼時，外部的邏輯電路將4148個編碼比特(有的比特可能發生了誤碼)順序地送入到譯碼器進行譯碼處理。BCH(4148，4096，9)譯碼器最高可以糾正4個錯誤比特，不管錯誤是發生在信息比特位置還是發生在校驗比特位置。當錯誤比特超過了4個后，譯碼器只是指示出來有誤碼，不進行糾正。
      BCH(4148，4096，9)譯碼器的實現原理如下圖所示：
      BCH(4148，4096，9)碼，是GF(213)上BCH(819l，8139)碼的縮短碼，通過52個校驗比特可以糾4 比特的差錯(t=4)。本原多項式采用p(x)=x13+x4+x3+x+1。 

　　基于Verilog的BCH(4148, 4096, 9)譯碼器時序圖