黒人に犯された人妻|亚洲第一福利视频|国产一区二区在线
  • 今天是2022年3月22日 星期二,歡迎光臨本站 上海皮賽電子有限公司 網址: www.szgdcj.com

    知識產權模塊

    基于Verilog的64點復數全并行實時FFT運算器

    文字:[大][中][小] 2015-3-2    瀏覽次數:3265    


           基于RTL的64點復數全并行FFT實時運算器是由上海皮賽電子有限公司研發、設計并在多個系統級產品上驗證過的單時鐘周期64點復數FFT實時運算器。該實時運算器可以在一個時鐘周期內完成一幀64個數據的64點FFT的變換,可廣泛運用在通信、雷達、電子對抗、電子干擾、影像處理等對運算速度要求極高的場合。算器可以廣泛地運用在雷達信號處理、超寬帶無線通信、高清晰影像處理等對運算精度、運算速度都有很高要求的場合。
           該運算器采用經典的基于Radix-2的Cooley-Tukey FFT架構,遵循下屬計算公式:

           運算器在運行過程中輸入為64路18比特I/Q復數據,輸出為64路36比特I/Q復數據,數據的輸入、輸出及電路工作時鐘為單一時鐘,該時鐘的工作頻率根據所選擇的FPGA器件或者ASIC工藝庫的不同而不同。運算器的數據處理時間為1個時鐘周期,數據延時時間為25個時鐘周期,使得整個運算器的數據處理吞吐率576Gbps和數據延時時間僅為0.1us(當電路的系統工作時鐘為250Mhz時)。

           運算器分別在Xilinx的Virtex-5系列和Virtex-6系列FPGA的器件上進行了驗證,下表列出了在該器件上的資源和速度及處理時間等相關信息。




    基于Verilog的64點復數全并行FFT實時運算器端口圖



    基于Verilog的64點復數全并行FFT實時運算器時序圖





    返回上一步
    打印此頁
    [向上]
    黒人に犯された人妻